艾迪悌提供了一系列关于晶振产品的常见问题

艾迪悌提供了一系列关于晶振产品的常见问题

对于开发系统级解决方案,优化客户的应用,(艾迪悌)IDT晶振是市场领先的频率控制制造商,射频,高性能定时,存储器接口,实时互连,光互连,无线电源和智能传感器产品是公司广泛的通信,计算,消费,汽车等全系列混合信号解决方案和工业部门,IDT总部位于加利福尼亚州圣何塞,在全球设有设计,制造,销售机构和分销合作伙伴,IDT股票在纳斯达克全球精选股票市场®上交易,代码为"IDTI".IDT的知识库提供了一系列关于IDT产品的常见问题.

VersaClock 3S中有多少个PLL,这些PLL有哪些功能?

VersaClock3S提供三个PLL,每个PLL功能独特,PLL1在小于3ps(12kHz-20M)的石英晶振范围内提供低RMS抖动性能,并符合Gen3的PCIe标准,PLL2设计为具有扩展功能的分数PLL,用于支持分数输出,PLL3支持具有高功耗要求的应用.

VersaClock3S中的动态频率控制(DFC)功能是什么?

DFC功能是VersaClock3S中的一项功能,允许用户预先编程4个不同的振荡器频率组,以便在运行模式之间进行系统测试切换,此功能仅适用于PLL2,并在频率切换时使用过冲减少技术. 

与不同I/O接口标准的互操作性-交流和直流电压摆幅

图1显示了典型的SSTL ClassI环境,所有三个系列的最大VIH均为VDDQ+300mV,对于SSTL 18,最坏情况值为VDDQ(最小值)+300mV=2V,SSTL接收器是高阻抗的,因此所有电流都将来自和来自VTT,对于SSTL_18,VTT(max)=969mV+40mV=1.009V,如果50Ω电阻上有1V,则违反VIH规范,这将要求石英晶体振荡器驱动器提供20mA电流,这是一个明确的可能性,典型的SSTL驱动器将提供8-10mA,这表明SSTL_2和SSTL_3驱动器可以驱动SSTL_18接收器.

如果XU晶体振荡器系列(XUL,XUH,XUN)上的NC(无连接)引脚连接到GND,可以吗?

引脚＃1和＃3之间的NC引脚与引脚＃1中的电路重复,大于8兆欧的电阻上拉至3.3V,下一个后续阶段采用高阻抗隔离,因此通过将＃1或＃3引脚相互连接或接地,不会让石英晶体产生内部影响或可能造成损坏,这个特性是为竞争者提供类似的部件,他们在引脚＃2上放置启用-禁用输入,所有互补输出XU配置(LVDS,LVPECL和HCSL)均可选择引脚＃2E/D,而不是引脚＃1.

8V19N407/8V19N408中建议的相位检测器输入频率设置是多少?

对于低相位噪声输出,两个PLL的相位检测器频率应尽可能高但低于200MHz,其他优化标准包括所需的PLL带宽和环路滤波器组件选择,较低的相位检测器频率(第一级PLL)支持较低的环路带宽值和较小的环路滤波器组件和值.