针对无线领域选择最佳晶振用于最新通信应用
选择正确的时钟定时同步应用程序
今天对网络带宽的不断增长的需求正在推动数据速率提高,同时增加对网络频率和GPS相位同步的需求为了满足最新高带宽网络的时序要求,时钟和定时源必须具有极低的抖动,同时支持低至0.001Hz的低PLL带宽.Silicon Labs的DSPLL系列是独特的设计,以满足这两个要求.文中介绍针对无线领域选择最佳晶振用于最新通信应用,同时提供技术指定,以帮助更多用户选择适用的Silicon晶振,计时装置.
•引入抖动和漂移要求用于定时同步应用
•解释相位噪声,抖动和漂移单引用和双参考时钟
•讨论推荐的DSPLL设备适用于各种时序架构
•显示同步时钟(晶振元件)选择指南
1.抖动与漫游
为了满足SyncE,SONET/SDH和IEEE 1588等标准的同步时钟需求,抖动和漂移都必须是最小化.根据ITU-T的定义,抖动是时钟信号的相位变化,其频率分量大于10Hz载波频率.相反,漂移是时钟信号的相位变化,其频率分量小于10Hz偏移来自载波频率.下面的Si5348器件的相位噪声图标识了漂移和抖动分量.
图1.1 Si5348相位噪声,抖动和漂移
请注意,在比较抖动规范时,必须指定积分范围.该行业和Silicon Labs使用该系列从12kHz到20MHz,指定Si534x/8x器件的抖动.高速SerDes器件通常具有必须的抖动规范满足以达到所需的误码率限制.
可以使用最大时间间隔误差(MTIE)和时间偏差(TDEV)方法来测量漂移.ITU-T等标准G.8262(SyncE)指定MTIE和TDEV的限制,必须满足这些限制才能达到合规性.
图1.2 Si5348 MTIE/TDEV性能与G.8262限制
2. Si534x单参考时钟的相位噪声,抖动和漂移
2.1单参考抖动衰减时钟定义
Silicon Labs的产品如Si5342/4/5/6/7被认为是“单参考”抖动衰减时钟,因为它们有一个输入用于连接到XA/XB引脚的晶振晶体或石英晶体振荡器.参考输入决定了设备的频率稳定性还可以确定高于PLL带宽的偏移频率的相位噪声性能.
图2.1.i534x单参考抖动衰减时钟与水晶输入 图2.2.Si534x单参考抖动衰减时钟带振荡器输入
2.2具有晶体输入的单参考时钟相位噪声
单参考抖动衰减时钟将衰减存在于所选PLL带宽之上的相位噪声.因此,如果使用高于10 Hz的带宽,器件将仅衰减抖动.如果使用低于10Hz的带宽,器件将衰减漂移和抖动.衰减幅度由PLL的传递函数确定,因此在PLL带宽的较高频率偏移处衰减较大.这些类型的时钟中的相位噪声源总结如下：
•在PLL带宽之上,来自输入时钟的相位噪声被衰减.输出时钟相位噪声主要受质量影响参考石英晶体,振荡器电路和VCO.
•低于PLL带宽,没有相位噪声衰减. 因此,输入时钟的相位噪声被添加到相位来自振荡器电路和VCO的本底噪声.
下图说明了使用PLL带宽为1KHz的单参考时钟产生的相位噪声源：
图2.3 用带有晶体的单参考时钟测量相位噪声
2.3带振荡器输入的单参考时钟相位噪声
振荡器TCXO温补晶振或OCXO恒温晶振可以连接到Si534x器件上的XA/XB参考输入,而不是晶体.在这种情况下,连接到XA/XB的振荡器将确定PLL带宽以上的相位噪声基底.因此有以下建议当振荡器连接到XA/XB引脚时,如果希望从Si534x获得低抖动输出时钟,则应遵循：
•必须使用低相位噪声晶体振荡器
•振荡器的时钟输出应具有相当快的压摆率.为获得最佳性能,请勿使用带有限幅波输出的设备.相反,建议使用带CMOS输出的晶体振荡器.
需要强调的是,大多数商用振荡器的抖动性能与Si534x的抖动性能不匹配.为获得最佳抖动性能,Silicon Labs建议使用具有单参考时钟的晶振,或使用以下部分中描述的双参考时钟之一.
图2.4. 使用振荡器从单参考时钟测量相位噪声
使用连接到XA/XB引脚的振荡器时,请务必检查最小和最大输入的Si534x数据表限制频率,以确保可以支持振荡器的输出频率.
2.4单参考时钟的漫游生成
对于低于40Hz的带宽,晶体会产生由温度变化和物理振动引起的大相位噪声瞬变.这些瞬态将导致在低于40Hz的偏移频率下输出时钟相位噪声性能较差,以及较差的MTIE/TDEV表现.这有时被称为“晶体漂移产生”,即使它也影响10Hz以上的抖动.这个如下图所示：
图2.5 XA/XB上的晶体相位噪声性能和带宽<40Hz
由于这些原因,当使用具有低于40Hz的PLL带宽的单参考抖动衰减时钟用于SyncE,SONET/SDH时和Silicon 15s建议将TCXO晶振或OCXO晶振连接到XA/XB引脚而不是晶体或XO.TCXO或OCXO不会出现这些相同的相位噪声瞬变.
图2.6 TCXO或OCXO建议带宽<40Hz
2.5单参考时钟中的保持频率平均
对于包括SyncE,SONET和SDH的应用,当时钟变为无效时需要PLL进入保持,Si534x设备提供历史频率平均以计算进入保持期间的初始频率偏移.保持电路Si534x内部的每个DSPLL可存储长达120秒的历史频率数据,同时锁定有效时钟输入.此数据使用XA/XB输入作为参考.进入保持状态时,DSPLL将其输出时钟频率拉至计算的平均值历史频率.这消除了连接到XA/XB的本地振荡器上存在的静态频率偏移,这提供了更大的功率保持准确性.
在TCXO或OCXO与Si5342/4/5/6/7单参考时钟一起使用的应用中,必须连接TCXO晶体振荡器/OCXOXA/XB参考输入,未连接到备用PLL输入. 虽然可以自动配置Si534x当一个发生故障时,在TCXO温补晶振/OCXO恒温晶振连接到空闲PLL输入时,在时钟输入之间切换具有以下缺点：
•保持频率平均功能将无法在进入保持期间提供频率偏移.这将难以满足SyncE/SONET/SDH的保持精度要求,并且在进入和退出保持时可能导致大输出时钟相位瞬变.
•如果PLL带宽低于40Hz,由于晶体产生漂移,漂移性能将会很差(参见前面的内容)部分)
•应用TCXO/OCXO时钟输入可减少其他时钟可用的输入数量
图2.7 TCXO/OCXO与Si5342/4/5/6/7的连接,用于SyncE/SONET/SDH中的保持支持
Silicon Labs为通信应用提供全面的时钟和晶体振荡器产品组合.这些器件为10/40/100G OTN和以太网应用提供同类最佳的抖动性能.Silicon Labs的有源晶振,晶体振荡器,时钟产品具有高频率灵活性,可以在任何输入频率下产生任意频率组合,具有无与伦比的性能,并实现“时钟芯片上芯片”BOM整合.Silicon Labs还提供可针对任何频率定制的超低抖动可编程振荡器,样品可在不到两周的时间内完成.
