Macrobizes石英晶体XM53-15P10FE20-XM53-T12.8M单位的解释及应用注意事项

Macrobizes石英晶体XM53-15P10FE20-XM53-T12.8M单位的解释及应用注意事项
1，等效电路
晶体单元的振动实际上是机械振动。然而，如果晶体单元的行为是电转换的，它可以用二端网络来表示。由L1、C1和R1组成的串联电路与弹性振动有关，而与串联臂并联的C0元件作为电容可归属于石英晶体片的电介质。电阻R1是晶体单元在串联谐振频率下的谐振电阻。(参见图1。)

2，频率-温度
AT切割的特性目前最普遍使用的AT切割晶体单元的频率-温度特性由三次曲线表示。(见图2)以在给定工作温度范围内获得所需频率容差的角度切割晶片。然而，实际上，由于连续工艺中切割和抛光精度的结果，表观切割角可能存在一些差异。因此，有必要提高加工精度。

Macrobizes Explanation of crystal units-1

3，级驱动
由于晶体单元执行机械振动，过多的振动可能导致不稳定的振荡频率，并且最终在最坏的情况下导致破坏。设计振荡电路时，应检查驱动电平，以便使用低于本公司规定电平的振荡器。图3示出了确认驾驶水平的示例方法。该方法采用电流探针来测量石英晶体振荡器电流。在这种情况下，驱动级别如下:

4，负载电容

当在振荡电路中使用时，负载电容CL是决定晶体单元“条件”的一个因素。在普通振荡电路中，晶体单元用在它起感抗作用的范围内。在这种使用中，振荡电路作为容抗工作。换句话说，当从晶体单元的两端观察振荡电路时，振荡电路可以表示为负电阻-R和电容CL的串联电路。那时这个电容叫做负载电容。负载电容和振荡频率之间的关系不是线性的。当负载电容小时，频率变化量大，当负载电容增加时，频率变化降低。如果振荡电路中的负载电容减小以确保振荡频率的大容差，则即使电路中的小变化也会极大地影响频率稳定性。负载电容可以是任何值，但10~30pF更好。

Macrobizes石英晶体XM53-15P10FE20-XM53-T12.8M单位的解释及应用注意事项

5，晶体振荡电路的等效电路
当晶体单元作为振荡电路中的感抗被激励时，晶体单元和振荡电路之间的关系如图4所示。为了改善振荡电路的启动条件，最好增加振荡电路的参数负电阻-R的值。如果负电阻容差不大(负电阻较小)的电路与具有较大谐振电阻的石英晶体谐振器单元组合，则启动条件会变得更差。振荡电路应该设计成负电阻值是谐振电阻的5到10倍。还需要将负载电容的中心值(确定振荡频率的绝对值)和可变范围(振荡频率的微调范围)保持在振荡电路中的最佳值。

Macrobizes Explanation of crystal units-3

6，振荡电路
下面介绍一个由晶体单元组成的典型振荡电路。例如，使用的元素常数。

(1)晶体单元被设计成具有100 W和更低的驱动下限水平。在使用之前，应该在实际安装的电路中检查晶体电流。(参见图3。)
(2)必须检查电路的负电阻。根据图6，负电阻的确认是可能的。负电阻的目标被设计为共振电阻的5倍或更多倍。
(3)当用于C-MOS振荡电路时，电路图中的Rd是不可缺少的。(见图5)如果连接了该Rd，驱动水平将保持在规定值内，并且可以获得稳定的振荡频率。
(4) Cg和Cd要在10范围内使用？30 pF。如果Cg和Cd在10 pF以下或30 pF以上使用，振荡可能容易受到电路性能的影响，驱动电平可能增加，或者负电阻可能减小，从而无法保持稳定的振荡。
(5)晶体振荡电路的布局应尽可能短。应该减小电路和接地图案之间的杂散电容。应该避免进口晶振晶体振荡电路图案与其他电路图案交叉。
(6)如果使用的电路、IC类型和IC制造商不同，则应确认频率、驱动水平和负电阻。
*泛音振荡电路需要额外咨询

Macrobizes石英晶体XM53-15P10FE20-XM53-T12.8M单位的解释及应用注意事项

7，晶体单元应用的注意事项：
(1)当在运输或电路板安装时施加超过规定的过度冲击和振动时，晶体元件有可能断裂。当一个冲击超过规定时，一定要做特性确认，增加一个振动。
(2)超声波清洗可能导致晶体单元的退化。
(3)在导线类型的情况下，将其留在导线基础上并弯曲0.5或更多。
(4)电路板的极端变形有时会导致图案脱落、端子和电极脱落、焊料开裂。在专门安装后分割一块电路板时，在电路板曲线出现较大的位置安装时要小心。
(5)尽量选择震动小的型号，使用自动装弹机时提前确认后使用。
(6)与JC-49/U系列相比，小体积石英晶振晶体单元(HC-49U/S、HC-49USM、UM-1、SMD)的驱动极限水平较低，为100w及以下。因此，在使用之前，应该在实际安装的电路中检查晶体电流。
(7)必须检查电路的负电阻。根据图6，负电阻的确认是可能的，负电阻的目标是谐振电阻的大约5倍。
(8)当用于C-MOS振荡电路时，电路图中的Rd必不可少(见图5)。如果该Rd达到，则驱动水平保持在规定值内，并且可以获得稳定的振荡频率。
(10) Cg和Cd应在10～30pF范围内使用，如果Cg和Cd在10pF以下或20pF以上使用，振荡很容易受电路性能的影响，驱动电平可能增加，或者负电阻可能减小，从而不能保持稳定振荡。
(11)晶体振荡电路的布局应尽可能短。
(12)应该减少电路和接地图案之间的杂散电容。
(13)应避免晶体振荡电路图案与其他电路图案交叉。
(14)如果使用的电路是IC类型，并且IC制造商不同，则应确认频率、驱动水平和负电阻。

(15)多个振荡电路需要额外咨询。