艾迪悌PLL输出晶体振荡器在信息娱乐系统中的应用

IDT是欧美晶体行业中的领导者,一直以来不仅为诸多领域提供优异的晶振产品,包括晶体振荡器,贴片晶振,有源晶振,温补晶振等.更是为广大用户提供多种技术产品解决方案.

信息娱乐和仪表板系统通常需要几个时钟晶振：处理器时钟,PCIExpress时钟,USB时钟等-每个时钟都以特定频率为特征.在信息娱乐和仪表板应用所需的所有时钟中,LCD面板点时钟可能是最难实现的.目标点晶振频率由LCD面板的结构参数决定,例如分辨率,刷新率,有效/无效像素比等.虽然存在标准点时钟频率（例如27MHz或148.5MHz）,但某些LCD面板需要非标准频率.我们以两个随机值为例,30.123MHz和40.456MHz晶振.

一般来讲,传统石英晶体振荡器（XO）用于在系统内生成每个时钟.但是某些频率,例如我们的30.123MHz和40.456MHz示例,可能很难或很昂贵.

今天的设计可以依靠集成的可编程时钟发生器,如汽车级VersaClock®6E5P49V60来解决这个问题.5P49V60可产生多达5种不同的频率,最高可达350MHz.得益于分数输出分频器（FOD）PLL技术,该器件适用于生成我们示例的30.123MHz和40.456MHz.

我们详细探讨PLL（锁相环）技术.PLL包括相位比较器,低通滤波器,压控晶振（VCO）以及反馈分频器M和（在Versaclock6E的情况下）四个输出分频器N1,N2,N3和N4.PLL调节VCO频率,使相位比较器的两个输入“看到”相同的频率.如果来自晶体的信号（例如25MHz）连接到相位比较器的一个输入端,并且VCO的输出端除以系数M=100,则连接到相位比较器的另一个输入端,PLL将针对fVCO=2500MHz的VCO频率进行自我调整.VersaClock6E的合适VCO频率范围为2500MHz至2700MHz.

IDT分频PLL输出晶体振荡器架构

传统PLL的分频器只能有整数值.生成30.123和40.456MHz的示例频率可以通过以下方式完成:(请注意,确实存在其他可能性）

如我们所见,生成具有足够低误差的输出频率可能会很困难.此外,我们只考虑了整数输出分频器的局限性.如果我们想要根据可用的晶振晶体频率调整VCO频率,则反馈分频器M存在类似的限制.

幸运的是,近年来分数输出分频器技术已经发展到可以实现具有“任何”N1,N2,N3,N4和M比率（在指定的设计范围内）的点.通过将N1和N2设置为：可轻松生成30.123和40.456MHz晶振的LCD点时钟频率：

假设VCO频率为2500MHz.在这种特殊情况下,5P49V60在f1上的误差为0ppm,在f2上的误差为0.5ppb.（0.5ppb远低于石英水晶谐振器的容差！）有时,VCO频率可能会影响器件的性能.使用IDT的Timing Commander软件可以找到VersaClock 6E的最佳配置.IDT的现场应用工程师以及应用工程师团队帮助微调设备的配置以获得最佳性能.